

# 基于 PowerPC MPC 8260 软交换信令资源板的研究

黄天成, 霍鹏, 张雁, 邹文婷

(武汉大学 电子信息学院, 湖北 武汉 430072)

**摘要:** 将传统电信网络中业务、控制与传输分离开的软交换技术, 实现了 IP 网络和传统公用交换电话网(PSTN)的融合互通。在众多信令网关设备中, 信令资源板为其最重要的组成部分。介绍了以 MPC 8260 通信处理器为核心的软交换信令资源板的设计方案, 详细说明了以 MPC 8260 处理器最小系统设计的通用处理平台及 100 Mbit/s 以太网通信接口 LXT 972。

**关键词:** MPC 8260; 软交换; 信令资源板; 最小系统

**中图分类号:** TN 915; TP 368.1    **文献标识码:** A    **文章编号:** 1006-6047(2006)03-0017-04

## 0 引言

未来网络计算功能和宽带多媒体业务要求把所有信息网络无缝连接, 用户可在任何一个地方、用任何一种接入方式同时与网络上的任何用户保持任何方式的通信交流。目前, 传统的电信基础网络从业务量设计、容量、组网方式及交换方式上都无法适应这一新的发展趋势。必须构造一个基于电路交换网(SCN)并兼顾 IP 网的融合网络, 同时支持以传统电话业务为基础的电话交换网和代表未来发展方向的、以数据业务为主导的分组交换式的 IP 网, 以保证在获得眼前电话业务收益的同时, 又能在未来的数据多媒体业务中获得应有的市场份额<sup>[1-2]</sup>。

软交换技术使传统电信网络中业务、控制与传输分离开, 实现了 IP 网络和传统公用交换电话网(PSTN)的融合互通。具有信令互通功能的信令网关出现在 IP 网和电路交换网络交界处, 信令网关是

7 号信令网与 IP 网的边缘接收和发送信令消息的信令代理, 对信令消息进行中继、翻译和终结处理。信令网关设备按照功能分为 CPU 主板、信令资源板和背板平台, 信令资源板完成 2 Mbit/s E1 高速信令链路转换。本文详细论述自行开发的信令资源板设计方法和实现过程, 并介绍 MPC 8260 处理器最小系统通用处理平台的具体设计与实现。

## 1 MPC 8260 在信令资源板中应用

### 1.1 信令资源板

信令资源板是信令网关的一个组成部分, 按照其功能的划分, 信令资源板完成把承载 7 号信令的 E1 线路通过线性接口单元和成帧器送到 CPU 单元处理后, 转换成邮件传输协议(MTP)的 MTP 2 协议单元, 然后通过系统高速总线 Compact PCI 背板送给信令处理单元 CPU 主板处理, 同时还可通过时隙交换网络实现资源板的冗余备份。

信令资源板要求处理器拥有相当的处理能力和

收稿日期: 2005-07-12; 修回日期: 2005-12-26

速度,各个功能实体接口对底层硬件提出了较高的要求。MPC 8260 与外设接口分为 2 个大类:一类是总线接口,通过总线接口可以连接高速 SDRAM,Flash 设备存储系统代码,以及使用 MPC 8260 提供的 60x 总线外接 PCI 桥接芯片传送到 CompactPCI 总线上送至主 CPU 板。另一类是通信处理模块各个组件组成的功能接口,MII 接口实现 10/100 Mbit/s

以太网口功能;通过移动业务国家号码(MCC)接口可用于数据交换网络,可实现 64 kbit/s 和 2 Mbit/s 的 7 号信令链路,为 MTP 的实现提供环境支持;系统通信控制(SCC)和短消息中心(SMC)可用作通用异步接收/发送(UART)模式,既可当作调试串口,用于系统状态监视和管理,又可用于传递通用分组无线业务(GPRS)时钟<sup>[3]</sup>。其硬件结构见图 1。




图 1 信令资源板硬件结构

Fig.1 Hardware architecture of signalling resource board

## 1.2 MPC 8260 通信处理器的结构和特点

MPC 8260 是信令资源板中核心通信微处理器,它是目前为通信和网络市场而设计的较为先进的集成通信微处理器,其集成度更高、处理能力强、扩展接口更加灵活(见 MPC8260 Power QUICC II User's Manual.Motorola,1999),结构如图 2 所示。

MPC 8260 主要由 MPC 603e 微处理器、通信处理模块和系统接口单元 3 个部分组成。

**a. PowerPC MPC603e 微处理器:**CPU 内核(Core)为高性能、低功耗的 Power MPC 603e 精简指令集计算机(RISC)微处理器(见 MPC603e PISC Micropocessor User's Manual.Motorola,2002),采用了高性能超标量体系结构。该处理器集成了 4 个执行单元,即整数单元(IU)、分支处理单元(BPU)、装载/存储单元(LSU)和系统寄存器(SRU),可以并行执行 4 条指令,主频最高可以达到 300 MHz,在 200 MHz 主频下处理速度可达 280 MIPS。

**b. 通信处理模块(CPM):**它独立于 PowerPC 核心处理器,主要负责底层的任务和 DMA 控制,分担核心处理器的外围工作。它主要针对网络和通信应用而设计,CPM 在几个不同的通信组件上可同时收/发数据,在 133 MHz 频率下最大处理能力为 710 MIPS,所有的通信组件可独立工作。通过采用双处理器结构,核心处理器执行高层代码,完成对外设的控制管理,通信处理模块处理通信控制的底层通信任务。由于 CPM 分担了嵌入式 PowerPC 的外围工作任务,减小了 PowerPC 内核对底层通信任务的干预,因而提高了 PowerPC 内核的工作效率。

**c. 系统接口单元(SI):**提供芯片内部资源与外围设备的互连互通。

## 1.3 MPC 8260 最小系统设计方案

MPC 8260 最小系统的设计是信令资源板设计的关键。MPC 8260 通用处理平台自成一个系统,具有最小系统配置,能最大限度地为 MPC 8260 开发应




图 2 MPC 8260 处理器硬件结构

Fig.2 Hardware architecture of MPC 8260 processor

用提供方便,同时又不会造成资源的浪费。MPC 8260 通用处理平台主要由处理器、存储设备、I/O 设备和相关外围支持电路组成,其结构如图 3 所示。




图 3 MPC 8260 最小系统硬件结构图

Fig.3 Hardware architecture of the least MPC 8260 system

#### 1.4 MPC 8260 最小系统设计实现<sup>[4-5]</sup>

根据 MPC 8260 通用处理平台设计方案,按照功能可划分为不同的模块:主处理器 MPC 8260、时钟模块、复位电路模块、电源控制模块、串行通信接口、100 Mbit/s 以太网通信端口、MPC 8260 存储接口、硬复位配置字、JTAG 调试接口。本节以处理器 MPC 8260、时钟模块、串行通信口和 100 Mbit/s 以太网通信端口为重点,详细说明通用处理平台的具体设计与实现。

##### 1.4.1 主处理器 MPC 8260

MPC 8260 的 CPU 内核完成整个系统核心任务的处理、存储区的访问和外围设备的控制与管理。其内嵌的通信处理器用于处理底层通信协议。在 MPC 8260 通用处理平台子系统中通信处理器负责以太网口的媒体访问控制(MAC)层和串行通信口 UART 的实现。

主处理器提供多种存储器控制接口,PCM 编程比较简单,但不支持猝发(burst)操作,主要用于操作简单、性能要求较低的设备接口;SDRAM 提供 SDRAM 接口,支持猝发读写、内存的背靠背模式,性能比较高;UPM 可以由用户编程实现处理器与其他任意设备的接口。MPC 8260 采用了低压节能技术,I/O 端口采用 3.3 V 标准电压,CPU 系统内核工作在 2.5 V(HIP3 版本)或 1.8 V(HIP4 版本)低电压<sup>[6]</sup>,芯片内部不能实现电压转换,需外部提供 2 种不同电压。

##### 1.4.2 时钟模块

时钟输入信号 CLOCKIN 是 MPC 8260 频率源,它的频率就是 60x 总线和本地总线的频率。MPC 8260 内部采用锁相环电路,通过倍频产生 CPM 和内核高频时钟。

时钟源是 EPSON 公司的 SG 8002 JC 系列高精度石英晶振,它采用了锁相环和一次 PROM 编程技术,使得在 66.6 MHz 下最大偏差为 7.5 PPM<sup>①</sup>。通过时钟分配器后各个时钟间相位差很小,基本保持同步,不仅提高了驱动能力,可以为时钟网络提供点到点时钟信号,还可以减少时钟信号相互间的影响,能更好地实现时钟信号的匹配。

##### 1.4.3 串行通信口

在 UART 模式下,发送和接收的数据不需包含同步信息,不需要用同一时钟协调。但发送端需要用时钟决定每个比特位对应的时间长度,接收时也要用时钟测定每一位的时间长度,时钟频率可以是传输

率的 8,16 或 32 倍。当没有数据传输时则连续发送内容全‘1’的空闲填充码(IDLE),由于 UART 数据帧以‘0’开始,接收端能够区分 IDLE 码和有效的数据帧,迅速检测到 UART 有效数据<sup>[7]</sup>。

为提高抗干扰能力和增强传输距离,RS-232 采用了负逻辑规范逻辑电平<sup>[8]</sup>。用 -15~ -3 V 表示正逻辑,3~15 V 表示负逻辑,而 MPC 8260 输入 / 输出采用 TTL 电平。串口设计中需要完成 TTL 电平与 RS-232 电平的转换,设计中先选用低成本、低功耗和小体积 TSSOP 封装的 MAX 202E 实现转换,硬件连接见图 4。




图 4 MAX202E 硬件连接图

Fig.4 The connection diagram of hardware

##### 1.4.4 100 Mbit/s 以太网通信端口

虽然通过串行通信口就可实现不同设备的信息互通,完成系统内核、测试、应用和程序的加载,但串口速率太慢,影响信息传递,不能有效发挥高速处理器性能,系统中设计一个 100 Mbit/s 以太网口,完成信息的快速交互,用于设备调试、程序下载、参数设置和传输网管协议数据等。

在设计中选用 MPC 8260 的通用输入 / 输出口(GPIO)实现 MDIO 和 MDC 这 2 个信号,PB18 作为 MDIO,PB19 作为 MDC。LXT 972 要求 MDC 的时钟频率不高于 8 MHz,因而需要对 PB19 编程产生周期大于 125 ns 的时钟输出。通过对通用输入 / 输出端口 PB18 编程产生相关命令序列,对 LXT 972 进行状态提取和功能控制。以太网 LXT 972 接口见图 5。




图 5 MPC 8260 与以太网 LXT 972 接口

Fig.5 Interface between MPC 8260 and Ethernet LXT 972

<sup>①</sup> PROGAMMABLE CRYSTAL OSCILLATOR SG-8002 Series Catalog. EPSON, 2002.

以太网的数据收发几乎不需要处理器内核的控制。内核处理器激活以太网发送器后,以太网控制器每隔 256 个时钟周期查询 FCC 发送缓冲区描述符(BD)表中首个发送描述符(Tx\_BD)1 次,确定是否有数据需要发送。用户有数据帧要发送时,通过设置内部寄存器 TODR 停止这样的查询,以太网控制器从数据缓冲区读取数据,使 Tx\_EN 信号有效,依次发送引导符、帧起始标识、目的地址、源地址、数据长度和帧数据,并计算产生 CRC 帧校验序列(FCS)。发完后使 TX\_EN 无效,通知物理层控制器该帧传送完毕。发完 FCS 后以太网控制器重新对发送描述符进行配置,清除发送数据准备好(Tx ready)状态位。以太网接收器激活后进入搜索状态,接收到正确的同步数据后结束搜索,开始接收以太网帧字符。接收器可以接收单播、多播和广播 3 种地址,接收器收到以太网帧的首个字节后开始进行地址识别,若地址匹配,控制器取下一个空的接收缓冲区描述符,将接收的数据转移到该 BD 指向的数据缓冲区。接收控制器在每个数据帧末尾自动检测添加 CRC。最后 1 个 BD 中的数据长度表示接收数据帧的总长度<sup>[9]</sup>。完成帧数据接收后控制器设置相应接收 BD 状态位,产生中断,表示已接收到数据帧,由处理器完成余下的处理工作。

## 2 结语

下一代网络(NGN)概念的形成和发展,特别是软交换技术逐步走向成熟,使电路交换网和 IP 网之间的融合迈开了关键的一步<sup>[10]</sup>。本文介绍了软交换系统中信令网关的资源处理板的硬件设计方案,并详细说明了 MPC 8260 处理器最小系统通用处理平台的具体设计与实现。

## 参考文献:

- [1] KNIGHT D. 宽带信令 [M]. 王立言, 缪合元, 吕军, 等, 译. 北京: 人民邮电出版社, 2001.
- [2] 储钟折. 现代通信新技术 [M]. 北京: 机械工业出版社, 1998.
- [3] 刘锋, 潘永湘, 毛芳仁. 基于 GPRS 配电网自动化通信系统终端的设计与工程实现 [J]. 电力自动化设备, 2005, 25 (1): 54-57.
- LIU Feng, PAN Yong-xiang, MAO Fang-ren. Design and

implementation of communication system terminal based on GPRS technology for distribution network automation [J]. *Electric Power Automation Equipment*, 2005, 25 (1): 54-57.

- [4] BERGER A. 嵌入式系统设计 [M]. 吕骏, 译. 北京: 电子工业出版社, 2002.
- [5] VALVANO J W. 嵌入式微计算机系统实时结构技术 [M]. 李曦, 周学海, 方潜生, 等, 译. 北京: 机械工业出版社, 2003.
- [6] 曹小白, 葛宝忠. VxWorks 实时操作系统下 MPC8260 ATM 驱动的实现 [J]. 电子设计应用, 2005(1): 94-97.
- CAO Xiao-bai, GE Bao-zhong. Implementation of MPC8260 ATM driver in VxWorks real-time operation system [J]. *Electronic Design & Application*, 2005(1): 94-97.
- [7] 刘禾善. 微型计算机接口技术及应用 [M]. 武汉: 华中理工大学出版社, 2000.
- [8] 陈大鹏, 王宇会. CAN 和 RS232 协议转换卡的软件设计 [J]. 仪器仪表学报, 2003, 24(4): 313-316.
- CHEN Da-peng, WANG Ning-hui. Software design of the protocol conversion of CAN and RS232 [J]. *Chinese Journal of Scientific Instrument*, 2003, 24(4): 313-316.
- [9] 王廷尧, 马克城. 以太网技术基础讲座(四): 以太网帧结构 [J]. 光通信技术, 2002(6): 55-59.
- WANG Ting-yao, MA Ke-cheng. Ethernet technical foundations (4): Ethernet frame structure [J]. *Optical Communication Technology*, 2002(6): 55-59.
- [10] 李春峰, 俞忠原, 孙永辉, 等. 软交换——NGN 的核心技术 [J]. 现代电子技术, 2005(3): 74-76.
- LI Chun-feng, YU Zhong-yuan, SUN Yong-hui, et al. Softswitch — core technique next generation network [J]. *Modern Electronics Technique*, 2005(3): 74-76.

(责任编辑: 汪仪珍)

### 作者简介:



黄天戍(1946-),男,江苏常州人,教授,博士研究生导师,IEEE 会员,主要研究方向为测控技术与系统集成(E-mail:tshuang@wuhu.edu.cn);

黄天戍

霍鹏(1981-),男,湖北武汉人,硕士研究生,主要研究方向为系统集成与智能仪器(E-mail:penghuo@sohu.com);

张雁(1977-),男,湖北武汉人,硕士研究生,主要研究方向为系统集成与智能仪器;

邹文婷(1982-),女,湖北南漳人,硕士研究生,主要研究方向为网络安全。

## Design of softswitch signalling resource board based on MPC 8260

HUANG Tian-shu, HUO Peng, ZHANG Yan, ZOU Wen-ting

(School of Electronics and Information, Wuhan University, Wuhan 430072, China)

**Abstract:** Softswitch separates operation, control and transmission in traditional telecommunication network and amalgamates IP network with PSTN(Public Switch Telephone Network). The signalling resource board is the most important component of signalling gateways. A design scheme of signalling resource board on MPC 8260 processor is introduced. The general processing platform of the least MPC 8260 system and 100 Mbit/s Ethernet communication interface of LXT 972 are expounded.

**Key words:** MPC8260; softswitch; signalling resource board; the least system