

# 基于 CPLD 的低压系统无功无级柔性补偿器

孙宏国,胡国文

(盐城工学院 电气与信息工程学院,江苏 盐城 224003)

**摘要:** 针对目前低压配电系统中的“过补”、“欠补”和投切振荡等问题介绍了基于 CPLD 低压系统无功无级柔性补偿器的设计,无功补偿系统中的时间间隔和工作频率的测量及晶闸管的触发脉冲的产生由 CPLD 完成,提高了系统运行的稳定性、控制的准确性,并节省了硬件资源。给出了时间间隔的测量及脉冲信号产生的仿真波形。系统中有关数据的运算、控制功能及显示电路以单片机为核心来实现。无级补偿模块的触发脉冲既可分相产生,又可三相同时产生,因而系统既可实现三相对称补偿,又可在一定范围内对不对称三相负荷实现柔性平衡补偿。

**关键词:** CPLD; 低压系统; 无功补偿

中图分类号: TM 761

文献标识码: B

文章编号: 1006-6047(2007)11-0091-04

在低压电力系统中采用可控并联电容实现无级柔性补偿 TCPC(Thyristor Controlled Parallel Compensation)控制技术<sup>[1-2]</sup>,不仅可实现三相对称系统的无级柔性补偿,而且在一定范围内,对不完全对称三相负荷实现无级柔性平衡补偿<sup>[3]</sup>。实现 TCPC 控制技术的关键技术点是如何精确快速测量三相系统的功率因数、无功电流和无级补偿模块的触发脉冲的产生。

## 1 系统框图

低压系统无功无级补偿器的框图如图 1 所示,主要由单片机 89C52、复杂可编程逻辑器件(CPLD)、电压、电流检测以及显示电路等部分组成。单片机和 CPLD 之间的连线主要有:8 根数据线(P0 口);控制线 P2.0、P2.1、P2.2 用来选择 2 个 32 位计数器的输出;P2.3、P2.4、P2.5 是用测量频率或脉冲宽度相关的控制端;P2.6、P2.7 是用来选择三相系统中每相的补偿数据,并由单片机传输给 CPLD,产生触发脉冲 outa、outb、outc,去控制无级补偿模块。




Fig.1 Block diagram of reactive compensator

收稿日期:2006-11-01;修回日期:2007-01-29

## 2 功率因数和低压系统工作频率的测量

### 2.1 波形转换电路

时间间隔波形转换电路及波形图见图 2<sup>[4]</sup>。电压信号和电流信号分别接入 2 个比较器,其中电压信号由同相端输入,电流信号由反相端输入,两比较器的输出为矩形脉冲 S<sub>1</sub> 和 S<sub>2</sub>,由于比较器的灵敏度较好,矩形脉冲的上升沿仅仅决定于输入信号的过零点,2 个脉冲经过与门处理即可合成待测信号 Gate,Gate 脉冲信号的宽度即为 t<sub>θ</sub>。




Fig.2 Wave conversion circuit and waveform chart

### 2.2 CPLD 实现时间间隔、工作频率的测量

时间间隔的测量和频率的等精度测量电路原理图如图 3 所示<sup>[5-7]</sup>。图中,预置门控信号 CL 可由单片机发出,CL 的时间宽度对测量精度影响较小,所以可以在 0.1~1 s 间进行选择,在此设其宽度为 T<sub>w</sub>。cnt 1 和 cnt 2 是 2 个可控的 32 位高速计数器,EN 1 和 EN 2 分别是它们的计数允许信号端,高电平有效。标准频率信号从 cnt 1 的时钟输入端 CLK 输入,设其频率为 f<sub>s</sub>,经整形后的被测信号 Gate 从与 cnt 1 相似的 32 位计数器 cnt 2 的时钟输入端 TCLK 输入。该模块是进行频率测量还是时间间隔的测量,由控制信号 control 和 CL 实现,当 control = 1 时,CL 作为预置门控信号,用于测频计数的时间控制,当




图 3 时间间隔和频率测量电路原理图

Fig.3 Measuring circuit of time interval and frequency

control = 0 时, 模块实现脉冲宽度测试功能。


时间间隔的测量, 只用到计数器 cnt1, 波形转换电路的输出信号 Gate 连接到 TCLK 输入端, 首先由单片机发出清零信号 CLR, 使计数器清零。然后分别置 control=0、CL=1, 当 TCLK 端由 0 变为 1 时, START 变为 1, 计数器 cnt2 开始计数, TCLK 由 1 变为 0 时, cnt1 结束, PEND 由 0 变为 1, 并开始读数。读数由 SEL 端控制, 当 SEL 分别为“000”、“001”、“010”和“011”时, 由低 8 位到高 8 位读出脉宽计数值。仿真波形如图 4(a)所示, 仿真时时钟频率和时间间隔的设置都取得较小, 否则在仿真时执行时间较长, 且仿真的数据不易看清。当 SEL 为“000”时, 读出的数据为 19, 当 SEL 为“001”时, 读出的数据为 1, 由于脉冲宽度所限, SEL 为“010”和“011”时读出的数据为 0, 也就是没有用到该计数器的 2 个高 8 位。实际测量时, 测出的数据的大小是由脉冲宽度所决定的。系统中设置的 32 位计数器是够用的, 在计数过程中不会出现溢出而导致数据丢失。

可见被测时间间隔为


$$t_{\theta} = (1 \times 256 + 19) \times T_s = 2.75 \mu s$$

其中,  $T_s = 10 \text{ ns}$  为标准信号的周期。

等精度频率测量前, 首先, 单片机发出清零信号 CLR, 使计数器 cnt1 和 cnt2 及 D 触发器置 0, 然后由单片机发出允许测频命令, 即令预置门控信号 CL 为高电平, 这时 D 触发器要一直等到被测信号的上升沿通过时 Q 端才被置 1, 即令 START 为高电平, 与此同时, 将同时启动计数器 cnt1 和 cnt2, 2 个计数器将同时进行计数。前者对被测信号(频率为  $f_x$ )计数, 后者对标准信号(频率为  $f_s$ )计数。当  $t_w$  秒后, 预置门控信号虽被单片机置为低电平, 但此时 2 个计数器仍未停止计数, 一直到随后而至的被测信号的上升沿到来时, 才通过 D 触发器将 2 个计数器同时关闭, 仿真波形如图 4(b)所示, CL 宽度和发生时间都不会影响计数使能信号 (START), 允许计数的周期总是恰好等于待测信号 TCLK 的完整周期数, 这正是确保 TCLK 在任何频率条件下都能保持恒定精度的关键。而且, CL 宽度的改变以及随机的出现时间造成的误差最多只有 CLK 信号的 1 个时钟周期, 如果 CLK 由精度稳定的晶体振荡器(100 MHz)发出, 则任何时刻的绝对测量误差只有  $10^{-8} \text{ s}$ 。



(a) 时间间隔测量仿真波形图



(b) 脉冲宽度测量仿真波形图

图 4 仿真波形图

Fig.4 Timing sequences of measurement

设在一次预置门时间  $t_w$  中对被测信号计数为  $N_x$ , 对标准信号的计数值为  $N_s$ , 则有:  $f_x/N_x = f_s/N_s$ 。

被测信号的频率

$$f_x = (f_s/N_s)N_x$$


由图 4(b)中可得到:  $N_s = 40$ ,  $N_x = 2$ ,  $T_s = 40 \text{ ns}$ , 则  $f_s = 1/T_s$ ,  $f_x = 1.25 \text{ MHz}$ ,  $T_x = 800 \text{ ns} = 0.8 \mu s$ , 即 TCLK 的周期为  $0.8 \mu s$ 。

实际系统中的 CL 是由单片机控制的, 电力系统中的实时测量频率是在 50 Hz 左右。

### 3 晶闸管触发脉冲产生电路

#### 3.1 无级柔性补偿电路的拓扑结构

无级柔性补偿电路采用电力电子技术实现对可控电抗器(TCR)与并联电容器所构成模块的自动控制, 对并联电容器组的等效容抗的无级平滑调节<sup>[8-9]</sup>, 如图 5 所示。电抗器  $L_1$  能抑制电容器投入电网时可能造成的冲击电流, 还可和电容  $C$  组成  $LC$  滤波电路, 吸收 TCR 产生的谐波。单纯电抗器和 2 只并联晶闸管相并联, 其触发延迟角  $\alpha$  的有效范围为  $90^\circ \sim 180^\circ$ , 但考虑到与电容并联,  $\alpha$  在  $90^\circ \sim 180^\circ$  之间变化时, 会出现并联谐振, 这是不允许的, 为此根据不同的电感、电容参数, 可以通过实验测出触发延迟角  $\alpha$  的下限  $\Phi$ , 即实际触发角范围为  $\Phi \sim 180^\circ$ , 在此范围内, 利用晶闸管的触发脉冲相位控制, 来改变电抗器



(a) 补偿电路

(b) 特性曲线

图 5 无级柔性补偿电路结构及特性曲线

Fig.5 Continuous flexible compensation circuit and characteristic curve

的电流大小, 因而该模块所能吸收的无功电流是连续的。同时在参数选择时  $L_1$  应适当, 避免该模块发生串联谐振。

### 3.2 触发脉冲产生电路模块<sup>[10]</sup>

触发脉冲信号的产生, 对于晶闸管的准确开通以及试验装置控制系统的稳定运行有着重要的作用。可以采用 KC11 晶闸管移相触发器, 也可以采用单片机产生触发脉冲。前者具有线路简单、移相线性度好、抗干扰性能好、移相范围宽、能宽脉冲触发等优点, 试验装置主电路中与电抗器串联的是 2 个反向并联的单向晶闸管, 它们各在电容的正、负半周触发, 且导通角相同, 为实现此目标, 采用 2 片 KC11 分别产生脉冲, 如果触发脉冲角度有差别, 将会使得晶闸管的导通宽度不等, 这样电容电压波形将产生不对称, 导致大量偶次谐波的产生, 严重时试验装置将无法正常工作。利用单片机亦可构成脉冲产生的控制电路, 通过过零点检测电路, 检测同步信号过零点, 利用单片机内部的定时器, 按照控制指令定时产生触发脉冲去控制和调节晶闸管的触发角, 从而达到控制的目的。但是对于三相不对称电路<sup>[11]</sup>, 去除有级对称补偿外, 剩余的待补量不等, 则加在无级补偿模块上每相的触发脉冲不完全相同, 用单片机完成时, 每相配有一个单片机可确保触发脉冲的精度, 但硬件电路复杂, 成本加大, 资源浪费严重, 对单片机系统抗干扰能力差的缺陷也无法克服, 为此系统中触发脉冲的产生电路采用了第 3 种方法, 即利用可编程逻辑器件开发三相触发脉冲产生电路<sup>[12-13]</sup>。可编程逻辑器件是基于硬件描述语言开发并生成硬件电路的, 因而具有较强的抗干扰能力。

无功无级柔性补偿器的工作原理为: 先由测量电路测出系统的无功电流, 如果系统无功电流较小, 如在无级补偿模块范围内(28 A), 则可以直接由该模块实现补偿功能, 如果系统无功电流较大, 则应先用有级电容进行补偿, 等除去有级电容补偿, 剩余的待补量由无级可调模块实现, 由待补量的大小确定触发脉冲的产生时间, 该时间由单片机求出, 并传给 CPLD, CPLD 根据三相电路的过零点检测信号的到来开始计数, 并在计数结束时发出触发脉冲<sup>[14-15]</sup>, 如图 6 所示。图中 CLK 为系统时钟信号, data 为数据输入端, 是由单片机发送给 CPLD, 发送的数据是哪一相待补无功电流量由 con 端控制, “00”“01”“10”CPLD 分别读到 A 相、B 相、C 相的待补量, testa、testb、testc 是三相过零检测端, 当该端出现上升沿时, 对刚才传输

过来的数据进行减法计数, 当计数器变为 0 时, 出触发脉冲, 图中第 1 组三相脉冲是对称的, 因为 CPLD 从单片机中读取的数据是相等的, 都是 5, 第 2 组三相脉冲是不对称的, 原因是 CPLD 从单片机读取的数据不相等, 其中 a 相读取的数据是 12, b、c 相从单片机读取的数据为 5, 出现了 a 相的触发脉冲比 b 相的触发脉冲滞后。

### 4 结语

在本系统中, CPLD 完成了时间间隔和电力系统信号频率的测量, 利用 CPLD 器件外部时钟频率高的特点, 可有效抑制  $\pm 1$  误差带来的影响, CPLD 承担的另一个重要任务是产生触发脉冲, 原系统中采用 3 个 89C2051 单片机控制, 分别产生 A、B、C 三相脉冲, 单片机周围的一些数字器件也可一并嵌入到 CPLD 中, 因此, 利用 CPLD 不仅可提高系统运行的稳定性和控制的准确性, 而且还节省了硬件资源。

### 参考文献:

- [1] 胡国文, 王仲鸿, 韩英铎. 可控串补基频阻抗与 TCR 基频电抗关系的仿真和动模实验研究[J]. 电工技术学报, 2002, 17(4): 93-98.
- [2] 王建元, 纪延超. 一种自动无功功率补偿模糊控制策略的研究[J]. 中国电力, 2002, 35(2): 41-43.
- [3] 景翔, 陈歆技, 吴杰. 三相不平衡系统的无功补偿控制[J]. 电力自动化设备, 2003, 23(1): 1-3.
- [4] 孙宏国. 动态无功无级柔性补偿控制系统的研究[J]. 电力自动化设备, 2002, 22(12): 30-31.
- [5] 潘松, 黄继业. EDA 技术实用技术教程[M]. 2 版. 北京: 科学出版社, 2005.
- [6] 刘立海, 牟旭东, 王延平. 复杂的可编程逻辑器件在可控电抗器中的应用[J]. 武汉大学学报: 自然科学版, 1999, 45(5): 624-626.
- [7] 杨益, 方潜生. 基于 FPGA 动态跟踪型功率因数补偿控制器的设计[J]. 工业控制计算机, 2006, 19(11): 79-80.
- [8] YANG Yi, FANG Qian-sheng. Design of dynamic and following power factor compensation controller based on FPGA[J]. Industrial Control Computer, 2006, 19(11): 79-80.
- [9] 丁道宏. 电力电子技术[M]. 北京: 航空工业出版社, 1995.
- [10] 靳龙章. 电网无功补偿实用技术[M]. 北京: 中国水利水电出版社, 1997.




图 6 触发脉冲仿真波形图

Fig.6 Timing sequences of trigger pulse

- [10] 赵志强,王森,穆桂霞. 新型动态无功补偿装置的研制[J]. 电子技术,2006,40(4):76-78.  
ZHAO Zhi - qiang,WANG Miao,MU Gui - xia. Development of novel dynamic reactive power compensator[J]. Power Electronics, 2006,40(4):76-78.
- [11] 马建广,徐贤,万秋兰. 无功补偿电容器分组方案的探讨[J]. 电力自动化设备,2004,24(6):91-92.  
MA Jian - guang,XU Xian,WAN Qiu - lan. Discussion on division of compensation capacitor banks[J]. Electric Power Automation Equipment,2004,24(6):91-92.
- [12] 杨媛,安涛,高勇. 三相晶闸管移相触发器 IP 核的开发[J]. 电子技术,2003,37(4):70-72.  
YANG Yuan,AN Tao,GAO Yong. The IP core design of three-phases thyristor phase-shifted trigger[J]. Power Electronics, 2003,37(4):70-72.
- [13] 张均华,肖国春,徐峰,等. 基于 CPLD 的三相晶闸管数字移相触发器设计[J]. 工业加热,2004,33(5):45-47.  
ZHANG Jun - hua,XIAO Guo - chun,XU Feng,et al. A digital phaseshifted trigger circuit's design based on CPLD[J]. Industrial Heating,2004,33(5):45-47.
- [14] 高森,袁薇. 基于 CPLD 的数字触发电路的设计[J]. 现代电子技术,2004(2):12-14.  
GAO Miao,YUAN Wei. Design of digital firing circuit based on CPLD[J]. Modern Electronics Technique,2004(2):12-14.
- [15] 白焕旭. CPLD 器件在脉冲计数式数据采集系统中的应用[J]. 测控技术,2005,24(2):68-70.  
BAI Huan - xu. Application of CPLD in data acquisition of accelerometer testing system[J]. Measurement & Control Technology,2005,24(2):68-70.

(责任编辑:康鲁豫)

#### 作者简介:

孙宏国(1967-),男,江苏盐城人,副教授,研究方向为电力电子技术及微机应用(E-mail:sunhg@ycit.cn);

胡国文(1957-),男,江苏兴化人,教授,全国高校电气工程教育专委会理事,从事电气工程及其自动化专业的教学与科研工作。

## CPLD-based continuous flexible var compensator for low-voltage system

SUN Hong-guo,HU Guo-wen

(Yancheng Institute of Technology,Yancheng 224003,China)

**Abstract:** Aiming at the over- and under-compensation and the on-off oscillation, the design of a continuous flexible var compensator based on CPLD is introduced for low-voltage system. The measurement of time interval and power frequency and the generation of trigger pulse are implemented by CPLD, which improves the system stability, simplicity and control veracity. The timing sequences of time interval measurement and pulse generation are provided. The data operations, control functions and display are implemented by singlechip. As the trigger pulse of continuous var compensation module can be generated for 3 phases separately or synchronously, the compensator can realize both 3-phase symmetric compensation and 3-phase balance compensation for dissymmetric loads.

**Key words:** CPLD; low-voltage system; reactive power compensation