|
| 摘要: |
| 提出一种用复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)实现的新型高精度脉冲干扰抑制电路，并应用到具体的工程实践中。在MAX PLUSⅡ软件平台上设计，由2片DQ触发器和2片自定义计数器实现。自定义模块逻辑功能采用硬件描述语言AHDL(Altera Hardware Description Language)语言编写。仿真分析和应用结果表明该电路能有效地抑制数字信号中的脉冲干扰，明显提高电路的抗干扰能力，保证数据传输的可靠性。 |
| 关键词: 脉冲干扰 CPLD 电力载波通信 |
| DOI： |
| 分类号:TN702 TN973.3 |
| 基金项目: |
|
| Design of pulse disturbance restriction circuit with CPLD |
|
YU Fang WANG Wen - zhi SHU Nai - qiu
|
| Abstract: |
|
| Key words: pulse disturbance,CPLD,power line carrier communication, |
