并网VSC的大扰动失稳模式

邢光正¹, 闵 勇¹, 陈 磊¹, 汤 涌², 徐式蕴², 王金浩³, 郑惠萍³ (1. 清华大学 电机系 电力系统及发电设备安全控制和仿真国家重点实验室, 北京 100084; 2. 中国电力科学研究院有限公司, 北京 100192; 3. 国网山西省电力公司电力科学研究院, 山西 太原 030001)

摘要:目前并网电压源变换器(VSC)的大扰动稳定研究主要集中于锁相环(PLL)同步稳定问题,缺乏对大扰 动失稳模式系统性的研究。基于VSC接入无穷大系统的详细模型,提出了VSC控制环节失稳的定义和判据。 发现外环控制、PLL均存在大扰动稳定问题,并存在单调失稳、振荡失稳2种失稳形态。考虑脉宽调制 (PWM)饱和后,电流环也可能发生失稳。不同失稳模式下系统稳定边界主要由不稳定极限环、不稳定平衡 点的稳定流形以及代表饱和非线性的边界三部分组成。不稳定极限环主要由系统中存在的Hopf分岔产生。 若系统工作点靠近Hopf分岔,则稳定边界由不稳定极限环组成,此时系统失稳表现为发散振荡。若工作点 远离Hopf分岔,则稳定边界由不稳定平衡点的稳定流形组成,系统表现为单调失稳。通过MATLAB时域仿 真对理论分析进行了验证。

DOI:10.16081/j.epae.202206006

0 引言

随着系统中各类新能源发电设备所占比例的不断提高,以同步机为主导的传统电力系统将逐渐演变为以电力电子设备为主导的新型电力系统^[1],其中电压源变换器VSC(Voltage Source Converter)是使用最广泛的电力电子接口设备。

不同于发电机等电磁变换设备,采用电力电子 接口的新能源发电设备在动态特性上存在显著差 异^[2]。同步发电机的动态特性主要由转子运动方程 等物理过程主导,而电力电子设备由于其高度可控 性,动态特性主要由控制过程主导,大规模接入后导 致系统的稳定机理发生巨大变化。同时,电力电子 设备中不同时间尺度的控制环节相互级联、相互耦 合,并存在大量切换控制^[3],使得电力电子设备产生 多时间尺度的复杂动态行为^[45],进而导致系统中出 现不同的稳定问题和失稳模式。小扰动稳定方面, 宽频带振荡是由电力电子设备引发的一种新的稳定 问题,近年来得到了大量关注和研究^[69]。

大扰动稳定问题也开始逐渐引起重视,失稳模式的研究是其中一个基础性工作。根据Lyapunov稳定性的定义,一个动态系统不能收敛到稳定平衡点SEP(Stable Equilibrium Point)就是失稳,但实际研究中,往往根据失稳的不同主导动态和不同机理,分成不同的失稳模式,例如传统系统中的功角失稳模

收稿日期:2022-02-17;修回日期:2022-04-06 在线出版日期:2022-06-09

基金项目:国家电网公司科技项目(5100-202055389A-0-0-00) Project supported by the Science and Technology Project of State Grid Corporation of China(5100-202055389A-0-0-00) 式、电压失稳模式^[10]。电力电子设备并网系统中已 经发现了一些新的失稳模式,例如锁相环 PLL (Phase Locked Loop)引发的失去同步问题^[11+12](又 叫广义同步稳定性^[13])。同步稳定问题已经得到较 充分的研究,其主要关注低电压穿越期间,VSC外环 控制退出,切换为定电流控制时的大扰动稳定问 题^[14+15]。文献[16]说明了外环控制投入时,考虑外 环和PLL的模型也存在多摆失稳的现象。文献[17] 研究了考虑脉宽调制(PWM)饱和情况下带恒阻抗 直流负载的三相整流器存在的灾难性分岔现象及引 发的大扰动稳定问题。但目前仍然缺乏对大扰动失 稳模式系统性的研究。

传统电力系统中,转子运动方程是主导的动态 过程,因此功角失稳是系统最主要的大扰动失稳模 式,并由此衍生出等面积法则等方法用来解释稳定 机理。电力电子设备的动态特性由控制过程主导, 因此大扰动稳定过程主要受各个控制环节影响,有 必要从不同控制环节对系统的大扰动失稳模式进行 研究。PLL引发的失去同步问题,就是一种和PLL 环节强相关的失稳模式。除了PLL,VSC中还有其 他不同的控制环节,各环节是否会发生失稳、失稳时 有何表现,是大扰动稳定研究的重要基础。

正如单机无穷大系统是研究功角稳定的最简系统,单VSC接入无穷大系统也是研究VSC并网系统 失稳模式的最简系统。本文针对该系统,考虑VSC 正常状态和故障状态下的不同控制模式,分别从 PLL、外环、内环3个不同控制环节的角度,研究系统 中可能存在的大扰动失稳模式。首先提出了控制环 节失稳的定义和判据,然后说明了该系统中PLL、外 环和内环均可能产生失稳,失稳形态既有单调失稳, 又有振荡失稳,对应的稳定边界既有不稳定平衡点 UEP(Unstable Equilibrium Point)的稳定流形,又有 不稳定极限环。

1 系统模型

本文采用 VSC 接入无穷大母线 VSC-IB (VSC connected to Infinite Bus)系统,线路图如图1所示。 图中: E 为 VSC 的内电势; U_i 为公共连接点 PCC (Point of Common Coupling)处的电压; U_{de} 为直流电 容 C_{de} 两端电压; U_g 为无穷大系统等效电压; R_f +j X_f 为 滤波器阻抗; R_i +j X_i 为线路阻抗; i_x +j i_y 为同步旋转 xy 坐标系下的线路电流。



图1 VSC-IB系统电路图

Fig.1 Circuit diagram of VSC-IB system

采用矢量控制的 VSC 含有内、外2 层控制环 节。外环用来产生dq轴电流指令值作为内环的输 入,本文中外环分别采用直流电压控制 DVC(Direct Voltage Control)和交流电压控制 AVC(Alternative Voltage Control),也是目前一种典型的控制策略。 当 d 轴电流指令值采用直流电压控制时,需要考虑 直流电容的功率平衡。内环控制通过 PWM 策略调 整内电势,使得输出电流跟踪电流指令值。PLL的 作用是锁定PCC处电压相角。当系统发生短路故障 时,VSC通常会切换进入低电压穿越模式,此时外环 控制退出,系统转为电流内环控制,即直接给定 dq 轴电流指令值 iref、iref。系统完整的控制结构如图2 所示。图中:PI₁-PI₅为比例积分(PI)控制器;U^{ref}为 PCC 处电压指令值;U^{ref}为直流侧电压指令值;δ_{pll}和 ω_{nl} 分别为PLL的相角和角频率; E_{d} 和 E_{a} 分别为VSC 内电势E的 d_q 轴分量; $u_{d_1}u_{a_2}$ 分别为 U_1 的 d_q 轴分量; i_{a} 、 i_{a} 分别为注入PCC电流的 d_{q} 轴分量; ω 为dq坐标 系下的角频率,即 $\omega = \omega_0 + \omega_{oll}, \omega_0$ 为系统标称角频率;



图 2 包含直流电压控制和交流电压控制外环的 VSC控制结构图

Fig.2 Control structure diagram of VSC including DVC and AVC outer loops

L_f为滤波器电感。各控制环节的动态方程如下。

1.1 外环控制

根据图2,d轴采用直流电压控制,q轴采用交流 电压控制。外环包含x₁、x₃和U_{dc}这3个状态量,外环 控制方程如下:

$$\begin{cases} \dot{t}_{d}^{\text{ref}} = k_{p1} \left(U_{dc} - U_{dc}^{\text{ref}} \right) + k_{i1} x_{1} \\ \dot{t}_{q}^{\text{ref}} = k_{p3} \left(U_{\tau} - U_{\tau}^{\text{ref}} \right) + k_{i3} x_{3} \\ \begin{cases} \dot{U}_{dc} = \frac{1}{C_{dc} U_{dc}} \left(P^{\text{ref}} - P \right) \\ \dot{x}_{1} = U_{dc} - U_{dc}^{\text{ref}} \\ \dot{x}_{3} = U_{\tau} - U_{\tau}^{\text{ref}} \end{cases}$$
(2)

式中: k_{p1} 、 k_{i1} 和 k_{p3} 、 k_{i3} 分别为PI₁控制器和PI₃控制器 的比例、积分参数; x_1 、 x_3 分别为PI₁、PI₃控制器积分 环节的状态量;P、 P^{ref} 分别为并网有功功率及其参 考值。

1.2 PLL环节

PLL环节采用基于单同步旋转坐标变换的PLL 结构,控制结构图如图2所示。PLL环节的控制方程 如下:

$$\begin{cases} \dot{\delta}_{\text{pll}} = k_{\text{p5}} u_q + k_{\text{i5}} x_5 \\ \dot{x}_5 = u_q \end{cases}$$
(3)

式中: x_5 为PI_s控制器积分环节的状态量; k_{p5} 、 k_{i5} 分别为PI_s控制器的比例、积分参数。

1.3 电流内环控制

电流内环控制方程如下:

$$E_{d} = E_{d}^{\text{ref}} = k_{p2} \left(i_{d}^{\text{ref}} - i_{d} \right) + k_{i2} x_{2} + \left(U_{d} - \frac{\omega}{\omega_{0}} X_{f} i_{q} \right)$$

$$E_{q} = E_{q}^{\text{ref}} = k_{p4} \left(i_{q}^{\text{ref}} - i_{q} \right) + k_{i4} x_{4} + \left(U_{q} + \frac{\omega}{\omega_{0}} X_{f} i_{d} \right)$$

$$\begin{cases} \dot{x}_{2} = i_{d}^{\text{ref}} - i_{d} \\ \dot{x}_{4} = i_{q}^{\text{ref}} - i_{q} \end{cases}$$
(5)

式中: E_{d}^{ref} 、 E_{q}^{ref} 分别为VSC内电势E的d、q轴分量参 考值; k_{p2} 、 k_{i2} 和 k_{p4} 、 k_{i4} 分别为 PI_2 控制器和 PI_4 控制器 的比例、积分参数; x_2 、 x_4 分别为 PI_2 、 PI_4 控制器积分 环节的状态量。

1.4 线路动态

线路部分的动态方程为:

$$\begin{cases} \frac{X_1}{\omega_0} \frac{\mathrm{d}i_x}{\mathrm{d}t} = u_x - U_g - R_1 i_x + X_1 i_y \\ \frac{X_1}{\omega_0} \frac{\mathrm{d}i_y}{\mathrm{d}t} = u_y - R_1 i_y - X_1 i_x \end{cases}$$
(6)

式中: u_x, u_y 分别为 U_t 在同步旋转xy坐标系下x, y轴的分量。

2 VSC控制环节失稳的定义和判据

由第1节分析可以看到,除了直流侧电容的电

压动态、线路动态,上述 VSC-IB 系统的其他动态都 是由控制过程主导的,而且直流电压动态也和直流 电压控制过程紧密耦合成一个整体。故大扰动失稳 模式主要和控制环节有关,不同的失稳模式可能由 不同的控制环节主导。为了能够全面地分析系统中 可能存在的大扰动失稳模式,首先需要明确各控制 环节失稳的定义和判据。

1)控制环节失稳定义为无法实现其控制目标。

由 VSC-IB 系统的模型可知,不同的控制环节需 实现不同的控制目标:外环控制的目标是直流电压、 交流电压等于指令值;内环控制的目标是 dq 轴电流 等于指令值;PLL的控制目标是相角锁定机端电压 相角。因此,如果某个控制环节无法实现其控制目 标,则本文定义该环节失稳。

更加具体地,图2中各个控制环节都包含PI控制,实现控制目标对应于PI环节的输入为0,因此,以有功/d轴控制为例,可将 U_{de} - U_{de}^{ref} - i_d , u_q 是否收敛到0分别作为外环、内环、PLL是否失稳的判据。

2)多控制环节失稳时主导环节的确定。

仿真结果可能显示多个环节都无法实现控制目标,此时需要进一步分析,确定导致系统失稳的主导 环节和原因。

VSC的控制是一种典型的分层控制,上层控制 依赖于下层控制目标的实现。例如:当PLL失去同 步时,电流环仍然可以很好地跟踪dq轴电流的指令 值,此时认为PLL环节发生失稳;而当电流环无法跟 踪指令值时,PLL不可能实现控制目标,可以说明 PLL环节是电流环的上层。因此,如果上下层控制 都同时出现失稳,则失稳的根本原因还是下层控制 发稳。还有另外一种情形,上层控制失稳持续偏离 目标值,下层控制初始阶段能够稳定,但最后也出现 失稳,这种情形则是上层控制失稳。其原因如下:一 是从时间角度,上层控制先表现出失稳;二是从逻辑 角度,下层控制为给的原因是上层控制失稳后给出 的下层目标值不合理。针对本文采用的控制结构, 从上至下依次为电压外环、PLL和电流环。

3)大扰动失稳模式和非线性环节相关。

大扰动稳定是非线性系统的特殊现象。对于一 个线性系统,只存在小扰动稳定问题,不存在大扰动 稳定问题,如果平衡点是小扰动稳定/不稳定的,则 系统就是全局稳定/不稳定的。因此,大扰动稳定 问题是非线性所导致的。非线性可能导致系统失去 平衡点或出现非全局的稳定域,都会导致相应的大 扰动失稳^[18]。因此,分析大扰动失稳模式时需要厘 清相关的非线性环节。

3 大扰动失稳模式

本节基于上文的VSC并网系统模型,考虑外环

控制退出和投入2种不同的情况,针对不同环节,分别研究系统中的大扰动失稳模式。需要强调的是, 本文的目的是全面分析VSC并网系统中"可能存在 的"大扰动失稳模式,而并不关注该失稳模式在实际 系统中发生的风险,因此,采用的故障扰动或者给定 的初始状态点和实际可能存在一定偏差,其目的是 发现所有"可能存在的"失稳模式。实际系统中,不 同失稳模式发生的风险,将是后续研究的内容。

3.1 PLL失去同步

本节研究外环控制退出、采用电流控制的情形, 对应VSC的低电压穿越模式。

3.1.1 平衡点存在性分析与失去平衡点失稳

SEP和UEP是状态空间中非常重要的点。在仅 包含同步机的传统电力系统中,稳定边界主要由 UEP的稳定流形组成。因此,首先分析系统中SEP 和UEP的分布情况。

系统参数如附录A表A1所示,随着*i*^{af} 的改变, 系统对应的平衡点及小扰动稳定性也不同。在第2 节中系统方程的基础上,令导数为0可得式(7),进 而解出系统平衡点。

$$\begin{cases} k_{p5}u_{q} + k_{i5}x_{5} = 0\\ u_{q} = 0\\ i_{d}^{ref} - i_{d} = 0\\ i_{q}^{ref} - i_{q} = 0\\ u_{x} - U_{g} - R_{1}i_{x} + X_{1}i_{y} = 0\\ u_{y} - R_{1}i_{y} - X_{1}i_{x} = 0 \end{cases}$$
(7)

化简可得 $u_q = -U_g \sin \delta_{pll} + X_l i_d^{ref} + R_l i_q^{ref}$,因为 sin $\delta_{pll} \le$ 1,随着参数 $U_g X_l R_l i_d^{ref} i_q^{ref}$ 的变化,当 $X_l i_d^{ref} + R_l i_q^{ref} > U_g$ 时,系统不存在平衡点。例如:当 $i_q^{ref} = 0, i_d^{ref} = 0.8$ p.u.时,系统中出现断线故障;当t = 5 s时 $X_l \downarrow 0.5$ p.u.增加至1 p.u.,则系统会因为失去平衡点失稳,仿真结果如附录A图A1所示。t = 5 s后, u_q 发散,说明系统失稳。

另外,即便系统存在平衡点,该平衡点也不一 定稳定,令 $i_q^{ref}=0, i_d^{ref}$ 变化时,平衡点处对应的 δ_{pl} 及 其稳定性如图3所示(图中 i_d^{ref} 为标幺值)。当 $i_d^{ref}<$ 1.06 p.u.时,系统平衡点稳定,如图中实线所示;当 $i_d^{ref}=1.06$ p.u.时,系统产生Hopf分岔;当 $i_d^{ref}>1.06$ p.u. 时,平衡点不稳定,如图中虚线所示。如果Hopf分 岔是亚临界的,则系统可能存在不稳定极限环;如果



图 3 δ_{pll} 随 i_d^{ref} 变化的分岔图 Fig.3 Bifurcation diagram of δ_{pll} changing with i_d^{ref}

Hopf分岔是超临界的,则系统可能存在稳定极限环。 接下来将对存在SEP的情况进行大扰动稳定分析, 然而随着平衡点距离分岔点距离的不同,可能出现 不同的失稳形态,对应不同性质的稳定边界。

3.1.2 振荡失稳

采用附录 A 表 A1 中的参数,设置 i_a^{ref} =0.8 p.u., 距离分岔点较近。改变平衡点处的 x_s ,作为时域仿 真的初值,分别令 x_s =0.068、 x_s =0.072,PLL和 d 轴电 流内环的 PI 环节输入量见附录 A 图 A2。图 A2(a) 中, u_q 振荡衰减,此时系统稳定。对于图 A2(b), u_q 一开始就出现增幅振荡,说明 PLL环节失稳,而此时 d轴电流环的输入量仍为 0,说明电流环仍未发生失 稳,q轴电流环仿真结果类似。

为了进一步说明失稳形态,观察 δ_{pl} 在稳定和失稳2种情况下的表现,如图4所示。由图4(b)可以看出,此时 δ_{nl} 振荡发散。



图 4 $i_d^{\text{ref}} = 0.8$ p.u. 时 δ_{pll} 时域仿真结果 Fig.4 Time domain simulative results of δ_{pll} when $i_d^{\text{ref}} = 0.8$ p.u.

3.1.3 单调失稳

设置 i_a^{ref} = 0.3 p.u.。改变平衡点处的 x_5 ,作为时 域仿真的初值,分别令 x_5 = 0.082、 x_5 = 0.086。PLL 和 d 轴电流内环的 PI环节输入量如附录A 图 A3 所示。

为了进一步说明失稳形态,观察δ_μ在稳定和失 稳2种情况下的表现,如图5所示。由图5(b)可以 看出,此时δ_μ单调失稳。





3.1.4 基于降阶模型的分析

本节通过对比降阶微分代数方程(DAE)模型和 全阶模型的仿真结果,以进一步说明此失稳模式和 PLL环节相关。

对多时间尺度系统,认为PLL的时间尺度远大 于电流环及线路动态,可以对原系统进行降阶,忽略 电流环动态和传输线动态,可以得到2阶DAE模型, 其中状态变量只包含 δ_{pl} 和 x_{50} 此时系统的微分方 程可简化为式(3),其中:

$$u_q = -U_g \sin \delta_{\text{pll}} + X_1 i_d^{\text{ref}} + R_1 i_q^{\text{ref}} \tag{8}$$

因为降阶后电流内环退化为代数方程,实际上 $i_{a}-i_{a}^{\text{ref}}$ 和 $i_{q}-i_{q}^{\text{ref}}$ 始终为0。此时使用3.1.2、3.1.3节中 同样的参数和初值,对比振荡失稳和单调失稳情况 下2阶DAE模型和全阶模型 δ_{pl} 的时域仿真结果,如 图6所示。在仅含有PLL的动态时,DAE模型的失 稳模式和全阶系统基本一致,进一步说明该失稳模 式和PLL相关。



图 6 2 种失稳模式下 DAE 模型和全阶模型 δ_{pll} 时域仿真结果



3.1.5 稳定边界

针对外环控制退出的系统,采用2阶DAE模型, 可通过相平面对2阶非线性动力系统的边界进行描述。分别将外环失稳对应的2种工况下系统稳定和 失稳情形的轨迹与稳定边界的关系绘制出来,如图 7(a)、(b)所示。

图7(a)对应3.1.2节中的振荡失稳,图中实线和 虚线分别代表系统稳定和失稳状态下的轨迹。图 中的阴影部分区域代表系统的稳定域。可以看出: 稳定状态下,系统初始点位于稳定边界内,故仍然可 以回到平衡点;失稳状态下,系统初始点位于稳定 边界外,系统轨迹振荡发散。系统稳定边界和 UEP无关,由不稳定极限环构成。图7(b)对应3.1.3 节中的单调失稳,此时系统稳定边界接触到UEP。 说明此时系统的稳定边界为UEP的稳定流形。 3.1.6 小结

对于外环退出的VSC 控制模式,在存在 SEP 的

前提下,系统存在2种失稳模式,主要和系统的运行工况相关,当证"较大,接近小扰动稳定临界值时,系



图 7 DAE 模型根轨迹与稳定边界的关系 Fig.7 Relationship between DAE model trajectory and stability boundary

统的稳定域较小,稳定边界由不稳定极限环构成,当 状态量值位于稳定域外时,系统发生振荡失稳;而当 i²²逐渐减小,远离小扰动稳定临界值时,系统的稳定 域逐渐增大,直到稳定边界接触UEP的稳定流形, 此时系统单调失稳。

通过降阶模型的时域仿真,可以说明这2种失 稳模式都和PLL环节相关,失稳机理均是PLL环节 无法实现锁相,对应了式(8)中PLL环节的非线性。

3.2 外环失稳

3.2.1 平衡点存在性分析与失去平衡点失稳

投入外环的情况下,VSC-IB系统参数如附录B 表B1所示。根据平衡点处状态变量的导数为0,求 解非线性代数方程,可以解出系统平衡点。

此时系统同样存在系统失去平衡点的可能。使用表 B1中的参数, $P^{ref}=0.7$ p.u.时, 系统发生断线故障, t=0.2 s时 X_1 从 0.8 p.u.增大至 1.6 p.u., 时域仿真结果如附录 B图 B1 所示, 直流电压外环发生失稳。

对包含外环控制的全阶模型,分别画出系统的 小扰动稳定性随有功功率参考值的变化曲线,如附录 B图B2所示。可以看出:当有功功率参考值P^{ref}大于 传输线的功率极限时,系统不存在平衡点;当P^{ref}小于 功率极限时,可以解出2个平衡点,平衡点处δ_{pl}值分 别对应曲线的左半部分和右半部分,蓝色实线表示 SEP,红色虚线表示UEP。左侧分支存在1个临界有 功功率P^{eri},对应于系统中存在的Hopf分岔。如果参 考功率超过P^{eri},则1对共轭的特征根将越过虚轴,使 得特征值实部由负变正,系统变为小扰动不稳定。接 下来将对系统存在 SEP 的情况进行大扰动稳定分析。

3.2.2 振荡失稳

在表 B1 中参数的基础上,设置 P^{ref} = 0.8 p.u.,改 变平衡点处状态量 U_{de} 的值,作为仿真的初始点。分 别令 U_{de} = 4.5 p.u., U_{de} = 4.6 p.u.,各 PI 控制环节输入 量以及 δ_{pl} 的时域仿真结果如附录 B 图 B3 所示。由 图 B3(a)可知,当 U_{de} = 4.5 p.u.时,外环的 PI 控制环节 输入量振幅持续减小,说明系统没有失稳。由图 B3 (b)可知,当 U_{de} = 4.6 p.u.时,外环的 PI 控制环节输入 量增幅振荡,说明直流电压控制环节失稳(交流电压 控制仿真结果类似),但详细模型的 PLL 和电流内环 的 PI 环节输入量都为 0,说明快动态的 PI 控制环节 和电流内环仍然保持稳定。

进一步通过 $\delta_{\mu \mu}$ 说明系统失稳模式,如附录B图 B4(b)所示, $\delta_{\mu \mu}$ 表现为振荡失稳。当 $t\approx 11$ s时, $\delta_{\mu \mu}$ 单 调发散。对比图B3(b)可知,此时PLL环节和电流 内环开始失稳。

3.2.3 单调失稳

设置 P^{ref} =0.7 p.u.。同样改变平衡点处状态量 U_{de} 初值,全阶模型的各 PI环节输入量的时域仿真结 果如附录 B 图 B5 所示。当 U_{de} =4.9 p.u.时,外环的 PI 控制环节输入量振幅持续减小,最终回到 SEP,说明 系统没有失稳,如图 B5(a)所示。当 U_{de} =5.0 p.u.时, 直流电压控制环节的输入量减小,仍未回到平衡点, 但详细模型的 PLL 和电流内环的 PI 控制环节输入量 都为 0,证明快动态的 PI 控制环节已达到稳态, $t\approx 0.6$ s 时, u_q 进一步表现为单调发散,此时全阶系统 的 PLL 环节也产生失稳,如图 B5(b)所示。

同理进一步通过 δ_{pl} 说明系统失稳模式,如附录 B图B6(b)所示,此时 δ_{pl} 表现为单调失稳。

3.2.4 基于降阶DAE模型的分析

由 3.1.1 节原理,外环控制的时间尺度远大于 PLL,可以对原系统进行降阶,忽略 PLL、电流环动态 和传输线动态,进而获得 3 阶 DAE 模型,其中状态量 只包含 x₁、x₃和 U_{de}。此时系统的微分方程可简化为 式(2),其中,U₁和P均为非线性项,具体表达式如下:

$$U_{t} = \frac{\sqrt{U_{g}^{2} - (i_{d}X_{1})^{2} + k_{p3}U_{t}^{ref}X_{1} - k_{i3}x_{3}X_{1}}}{1 + k_{p3}X_{1}}$$
(9)

$$P = u_{d}i_{d} + u_{q}i_{q} = U_{1}I_{d}$$
(10)

$$\ensuremath{\mathbb{R}} \ensuremath{\mathbb{H}} : I_{d} = i_{d}^{\text{ref}} = k_{\text{p1}}(U_{\text{dc}} - U_{\text{dc}}^{\text{ref}}) + k_{\text{i1}}x_{1\circ}$$

接下来将对比降阶 DAE 模型和全阶模型δ_ρι的 仿真结果,以进一步说明失稳和电压外环相关。使 用 3.2.2、3.2.3 节中相同参数和初值,对比振荡失稳 和单调失稳情况下 3 阶 DAE 模型和全阶模型的时域 仿真结果,如附录 B 图 B7 所示。在仅含有电压外环 的动态时,DAE 系统的失稳模式和全阶系统基本一 致,可以说明失稳模式和电压外环相关。 52

降阶系统采用3阶DAE模型,因此有可能在状态空间中描述系统的稳定边界。分别绘制外环失稳 对应的2种工况下系统稳定和失稳情形的轨迹与稳 定边界的关系,如附录B图B8所示。

图 B8(a)对应 3.2.2 节中的振荡失稳。可以看出:稳定状态下,系统初始点在稳定边界内部,故障恢复后仍然可以回到平衡点;失稳状态下,系统初始点位于稳定边界外部,进一步振荡发散,最终遇到奇异面终止。图 B8(b)对应 3.2.3 节中的单调失稳:稳定状态下,系统初始点在稳定边界内部,系统恢复稳定;失稳状态下,系统初始点位于稳定边界外部,系统外环失稳,进而导致 DAE 系统的轨迹遇到奇异面,仿真终止,此时对应全阶系统的 PLL 失稳,说明在外环失稳的驱动下系统会进一步发生 PLL 失稳。 3.2.6 小结

对于外环投入的VSC 控制模式,并存在 SEP 的 前提下,系统也存在2种失稳模式:当Pref较大,接近 小扰动稳定临界值时,系统的稳定域较小,稳定边界 由不稳定极限环构成,当状态量值位于稳定域外时, 系统发生振荡失稳;而当Pref逐渐减小,远离小扰动 稳定临界值时,系统的稳定域逐渐增大,直到稳定边 界接触奇异面,此时系统单调失稳。

通过降阶模型的时域仿真,可以说明这2种失 稳模式都和外环直流、交流电压控制环节相关,对应 了式(9)、(10)中外环控制环节的非线性。

3.3 考虑PWM饱和时电流环失稳

实际运行的VSC都存在各种饱和或限幅环节, 用以确保VSC运行在安全的范围内,其中PWM饱和 由PWM的物理特性决定,而非人为设置的环节,具 有一般性,因此有必要讨论考虑PWM饱和时系统的 失稳模式。

3.3.1 PWM 饱和

在图 2 所示的控制框图模型基础上,考虑 PWM 过程,当调制比*m*过高时,经过 PWM的内电势实际 值不一定等于其指令值,假设 VSC的内电势是通过 正弦脉宽调制(SPWM)产生的。标称频率下*E*的基 波分量由 PWM输出的电容电压 U_{de} 产生。对于*m*= $E^{ref}/(U_{de}/2) \leq 1(E^{ref}$ 为 VSC 内电势参考值),实际内电 势*E*与*m*成正比,即:

$$E = \frac{U_{\rm dc}}{2}m \tag{11}$$

当*m*>1,即PWM进入过调制的饱和状态时,线 性关系不再成立,变为:

$$E = \frac{U_{\rm dc}}{2} \left\{ \frac{2}{\pi} \left[m \arcsin \frac{1}{m} + \sqrt{1 - \left(\frac{1}{m}\right)^2} \right] \right\}$$
(12)

VSC内电势参考值 E^{ref}与实际值 E之间的关系 如图 8 所示,图中内电势为标幺值。当 m 趋于无穷

大时,内电势上限 E^{uv} 为2 U_{dc}/π 。



图 8 考虑 PWM 饱和的内电势参考值和实际值 Fig.8 Internal potential reference value and

actual value considering PWM saturation

3.3.2 平衡点存在性分析

对平衡点处的各状态变量,同样可以通过代数 方程求解。系统各参数如附录C表C1所示,首先求 解不考虑饱和时系统各电气量的值,即*i*_x,*i*_y,*u*_x,*u*_y, 若平衡点处内电势*E*超过其上限值,说明此时系统 不存在平衡点。

假设直流电压参考值 U_{dc}^{ref} =2.1 p.u., P^{ref} =0.8 p.u., 当 U_{g} 下降至0.6 p.u., X_{f} 上升至0.4 p.u.时,系统不存 在平衡点,此时系统发生单调失稳。仿真结果如附 录C图C1所示。

采用表C1的参数,随着 P^{ref}的变化,可以得到系 统平衡点的变化轨迹,如附录C图C2所示。

3.3.3 电流内环失稳

选取 Pref = 0.3 p.u.,解出平衡点,并改变时域仿真 下状态量的初值,分别令x₃ = -0.060和x₃ = -0.066,可 得到2组仿真结果,分别对应系统稳定和失稳,并绘 制各 PI 环节的输入量时域仿真曲线,如附录 C 图 C 3 所示。对系统未发生失稳的情形,各 PI 环节输入量 在初始偏离 0 后,快速衰减并逐渐回到 0,说明系统 依旧保持持稳定,如图 C 3(a)所示。失稳情况下,图 C 3(b)中对应 d 轴电流内环 PI 环节在降阶 D A E 模型 和全阶模型下发生失稳,q 轴电流环类似。因为此时 系统的快动态过程无法快速回到稳态,因此外环以 及 P LL 的控制目标也无法实现,图 C 3(b)中电压外 环和 P LL 环节 PI 环节的输入量也表现为失稳。

4 结论

本文针对最常见电力电子接口设备VSC,研究 了并网VSC的大扰动失稳模式。得到主要结论 如下。

1)VSC的动态特性由控制过程主导,给出了控制环节失稳的定义,发现并分析了并网VSC外环、内环及PLL不同环节对应的大扰动失稳模式。

2)系统各环节的大扰动失稳均和环节内的非线 性环节相关。PLL环节的非线性主要来自输入量 u_q ;外环的非线性主要来自于交流电压q轴分量以及 有功功率的表达式;电流内环中的非线性是由PWM 饱和特性引起的。

3)不同于传统同步机并网系统,VSC-IB系统的

稳定边界既包含UEP的稳定流形,也包含不稳定极限环,分别对应单调失稳、振荡失稳2种失稳形态。 主要原因是小扰动稳定分析中存在亚临界Hopf分 岔,因此分岔点附近稳定边界受其限制。此外,稳定 性边界也受PWM饱和的约束。

4)不稳定极限环作为VSC-IB系统稳定边界的 重要组成部分,如果系统工作点在Hopf分岔附近, 则稳定性边界可能会受到极限环限制,系统表现为 振荡失稳。如果系统工作点远离Hopf分岔,稳定边 界由UEP的稳定流形组成,则系统表现为单调失稳。

本文的主要目的是尽可能全面地梳理VSC并网 系统中可能出现的大扰动失稳模式,因此并没有过 多地考虑所采用的参数是否符合实际情况。针对实 际中的参数取值范围,在所发现的某些失稳模式中 一些模式有可能出现,而有些出现的概率很低,这是 后续研究的重要内容。本文全面地分析了VSC并网 系统大扰动失稳模式和稳定边界组成,这为电力电 子设备并网的大扰动稳定分析奠定了基础。

附录见本刊网络版(http://www.epae.cn)。

参考文献:

- 周孝信,鲁宗相,刘应梅,等.中国未来电网的发展模式和关键 技术[J].中国电机工程学报,2014,34(29):4999-5008.
 ZHOU Xiaoxin, LU Zongxiang, LIU Yingmei, et al. Development models and key technologies of future grid in China [J]. Proceedings of the CSEE,2014,34(29):4999-5008.
- [2] 严亚兵.电压源型变换器交流电流控制时间尺度装备建模及 对电力系统动态影响研究[D].武汉:华中科技大学,2018.
 YAN Yabing. Study of AC current control timescale modelling of voltage source converter and its impact on power system dynamics [D]. Wuhan: Huazhong University of Science and Technology,2018.
- [3] YAZDANI A, IRAVANI R. Voltage-sourced converters in power systems [M]. Hoboken, NJ, USA: John Wiley & Sons, Inc., 2010:393-412.
- [4] 胡家兵,袁小明,程时杰.电力电子并网装备多尺度切换控制 与电力电子化电力系统多尺度暂态问题[J].中国电机工程学报,2019,39(18):5457-5467,5594.
 HU Jiabing, YUAN Xiaoming, CHENG Shijie. Multi-time scale transients in power-electronized power systems considering multitime scale switching control schemes of power electronics ap-

time scale switching control schemes of power electronics apparatus[J]. Proceedings of the CSEE, 2019, 39(18):5457-5467, 5594.

- [5] 袁小明,程时杰,胡家兵.电力电子化电力系统多尺度电压功 角动态稳定问题[J].中国电机工程学报,2016,36(19):5145-5154,5395.
 YUAN Xiaoming, CHENG Shijie, HU Jiabing. Multi-time scale voltage and power angle dynamics in power electronics dominated large power systems[J]. Proceedings of the CSEE,2016,
- 36(19):5145-5154,5395.
 [6] 马宁宁,谢小荣,贺静波,等.高比例新能源和电力电子设备电力系统的宽频振荡研究综述[J].中国电机工程学报,2020,40 (15):4720-4732.

MA Ningning, XIE Xiaorong, HE Jingbo, et al. Review of wideband oscillation in renewable and power electronics highly integrated power systems [J]. Proceedings of the CSEE, 2020, 40 (15):4720-4732.

- [7] FAN Lingling, MIAO Zhixin. An explanation of oscillations due to wind power plants weak grid interconnection[J]. IEEE Transactions on Sustainable Energy, 2018, 9(1):488-490.
- [8] FAN Lingling, MIAO Zhixin. Wind in weak grids: 4 Hz or 30 Hz oscillations [J]. IEEE Transactions on Power Systems, 2018,33(5):5803-5804.
- [9] 邢光正,吴琛,陈磊,等. 电压源变换器接入电网的小扰动稳定 机理分析[J]. 电力自动化设备,2020,40(9):42-49,162.
 XING Guangzheng, WU Chen, CHEN Lei, et al. Analysis of small disturbance stability mechanism for grid-connected voltage source converter [J]. Electric Power Automation Equipment,2020,40(9):42-49,162.
- [10] 孙华东,汤涌,马世英.电力系统稳定的定义与分类述评[J]. 电网技术,2006,30(17):31-35.
 SUN Huadong,TANG Yong, MA Shiying. A commentary on definition and classification of power system stability[J]. Power System Technology,2006,30(17):31-35.
- [11] 姜齐荣,赵崇滨.并网逆变器的电磁暂态同步稳定问题[J]. 清华大学学报(自然科学版),2021,61(5):415-428. JIANG Qirong,ZHAO Chongbin. Electromagnetic transient synchronization stability with grid-connected inverters[J]. Journal of Tsinghua University(Science and Technology),2021,61(5): 415-428.
- [12] HE X, HE C, PAN S, et al. Synchronization instability of inverter-based generation during asymmetrical grid faults[J]. IEEE Transactions on Power Systems, 2022, 37(2):1018-1031.
- [13] 徐政.电力系统广义同步稳定性的物理机理与研究途径[J]. 电力自动化设备,2020,40(9):3-9.
 XU Zheng. Physical mechanism and research approach of generalized synchronous stability for power systems[J]. Electric Power Automation Equipment,2020,40(9):3-9.
- [14] HE X, GENG H, YANG G. Synchronization stability analysis of grid-tied power converters under severe grid voltage sags [C]//2018 IEEE International Power Electronics and Application Conference and Exposition. Shenzhen, China: IEEE, 2018: 1-6.
- [15] HE X, GENG H, MA S. Transient stability analysis of gridtied converters considering PLL's nonlinearity[J]. CPSS Transactions on Power Electronics and Applications, 2019, 4(1): 40-49.
- [16] YANG Z, MA R, CHENG S, et al. Nonlinear modeling and analysis of grid-connected voltage-source converters under voltage dips[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(4): 3281-3292.
- [17] HUANG M, WONG S C, TSE C K, et al. Catastrophic bifurcation in three-phase voltage-source converters[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2013, 60 (4):1062-1071.
- [18] STROGATZ S H. Nonlinear dynamics and chaos [M]. Boca Raton, FL, USA: CRC Press, 2014:4-9.

作者简介:



邢光正

邢光正(1995—),男,博士研究生,主 要研究方向为高比例电力电子装备电力 系统的稳定问题(E-mail:xinggz19@mails. tsinghua.edu.cn);

陈 磊(1982—),男,副研究员,博士, 通信作者,主要研究方向为新能源电力 系统动态分析与运行(E-mail:chenlei08@ tsinghua.edu.cn)。

Large-disturbance instability patterns of grid-connected VSC

XING Guangzheng¹, MIN Yong¹, CHEN Lei¹, TANG Yong², XU Shiyun², WANG Jinhao³, ZHENG Huiping³

(1. State Key Laboratory of Control and Simulation of Power Systems and Generation Equipment,

Department of Electrical Engineering, Tsinghua University, Beijing 100084, China;

2. China Electric Power Research Institute, Beijing 100192, China;

3. State Grid Shanxi Electric Power Research Institute, Taiyuan 030001, China)

Abstract: The current research on the large-disturbance stability of grid-connected VSC(Voltage Source Converter) mainly focuses on the problem of PLL(Phase Locked Loop) synchronization stability, and there is a lack of systematic research on the large-disturbance instability patterns. Based on the detailed model of VSC connected to infinite system, the definition and criterion of VSC control loop instability are proposed. Both the outer loop control and PLL have large disturbance stability problems, and there are two types of instability:monotonous instability and oscillatory instability. Considering the saturation of PWM(Pulse Width Modulation), the current loop may also be unstable. The system stability boundary of different instability patterns consists of three main components, the unstable limit cycle, the stable manifold of UEP(Unstable Equilibrium Point) and the nonlinearity boundary corresponding to the saturation. The unstable limit cycle is mainly induced by Hopf bifurcation in the system. If the operating point of the system is close to the Hopf bifurcation, the stability boundary consists of unstable limit cycle, and the system instability is manifested as divergent oscillations. If the operating point is far from the Hopf bifurcation, the stability boundary consists of stable manifold of the UEP, and the system exhibits monotonous instability. The theoretical analysis is verified through MATLAB time domain simulation.

Key words: large-disturbance stability; large-disturbance instability patterns; limit cycle; stability boundary; PWM saturation; VSC

(上接第38页 continued from page 38)

Low frequency dynamic stability analysis model and mechanism research for PLL-synchronized VSC connected to weak grid

LI Xialin¹, ZHANG Chen¹, GUO Li¹, ZHANG Ye², GAO Fei³,

WANG Zhi¹, LI Pengfei¹, WANG Chengshan¹

(1. Key Laboratory of Smart Grid of Ministry of Education, Tianjin University, Tianjin 300072, China;

2. State Key Laboratory of HVDC, Electric Power Research Institute, China Southern Power Grid,

Guangzhou 510663, China; 3. Key Laboratory of Power Transmission and Power Conversion Control of

Ministry of Education, Shanghai Jiao Tong University, Shanghai 200240, China)

Abstract: The LFD (Low Frequency Dynamic) stability problem of WG-VSC (Weak Grid connected Voltage Source Converter) based on PLL-synchronized is dominated by "outer loop-PLL-weak grid" interaction. To reveal the influence mechanism of key loops and their interactions on LFD of WG-VSC, a PLL-equivalent model is proposed. Firstly, the basic LFD analysis model suitable for many typical outer loop control modes is put forward, which contains original PLL loop and "outer loop-weak grid" loop coupled with outer loop, grid strength and information of VSC operation point. Secondly, the "outer loop-weak grid" loop is divided into two parallel paths, one of which shows the impact of active-side outer loop on PLL, and the other shows the additional influence on PLL induced by reactive-side outer loop. Thirdly, the "outer loop-weak grid" loop is simplified into a first-order loop based on dominant modes of LFD, and the second-order PLL-equivalent model that can maintain sufficient accuracy for LFD analysis is derived combined with the PI control loop of original PLL. Based on the above model, the influence mechanism of "outer loop-PLL-weak grid" interaction on LFD of WG-VSC is analyzed and revealed. Finally, the effectiveness of PLL-equivalent model and the accuracy of analysis results are verified by the time-domain simulative results based on detail switch model.

Key words: VSC; low-frequency dynamic; weak grid; PLL-equivalent model; interaction of control loops; mechanism analysis

| 参数 | 参数值 |
|-----------|---|
| 变换器滤波电感 | $R_{\rm f}$ =0.005 p.u., $X_{\rm f}$ =0.15 p.u. |
| 线路阻抗 | $R_1 = 0.05 \text{ p.u.}, X_1 = 0.5 \text{ p.u.}$ |
| 电流环 PI 参数 | $K_{P2}, K_{P4}=1.2, K_{I2}, K_{I4}=320$ |
| 锁相环 PI 参数 | $K_{\rm P5}=0.6, K_{\rm I5}=300$ |
| 电网电压 | $U_{g}=1$ p.u. |
| 系统标称频率 | $\omega_0=314 \text{ rad/s}$ |

附录 A 表 A1 算例 1 中 VSC-IB 系统参数 Table A1 Parameters of VSC-IB system in Case 1

 $p_{p_{1}}^{p_{1}} = 0.02$ 0 $p_{p_{1}}^{p_{1}} = 0.02$ 0 0 5 10 15



t/s







Fig.A2 Time domain simulative results of input of PI control loops when $i_d^{\text{ref}} = 0.8$ p.u.

图 A3 $i_d^{\text{ref}} = 0.3$ p.u.时各 PI 环节的输入量时域仿真结果

Fig.A3 Time domain simulative results of input of PI control loops when $i_d^{\text{ref}} = 0.3$ p.u.

附录 B

| 表 B1 算例: | 2中 | VSC-IB | 系统参数 |
|----------|----|--------|------|
|----------|----|--------|------|

Table B1 Parameters of VSC-IB system in Case 2

| 参数 | 参数值 |
|--------------|---|
| 变换器滤波电感 | $R_{\rm f} = 0, X_{\rm f} = 0.1 \text{ p.u.}$ |
| 线路阻抗 | $R_1 = 0.08 \text{ p.u.}, X_1 = 0.8 \text{ p.u.}$ |
| 直流电压环节 PI 参数 | $K_{\rm Pl} = 0.15, K_{\rm Il} = 1$ |
| 交流电压环节 PI 参数 | $K_{P3}=0.05, K_{I3}=2$ |
| 电流环 PI 参数 | $K_{P2}, K_{P4}=1.2, K_{I2}, K_{I4}=320$ |
| 锁相环 PI 参数 | $K_{P5}=60, K_{I5}=1\ 400$ |
| 直流电压参考值 | $U_{ m dc}^{ m ref}$ =4 p.u. |
| 直流电容 | C _{dc} =0.05 p.u. |
| 交流电压参考值 | $U_{\rm t}^{\rm ref}$ =1 p.u. |
| 电网电压 | $U_{\rm g}$ =1 p.u. |
| 系统标称频率 | $\omega_0=314 \text{ rad/s}$ |















Fig.B3 Time domain simulative results of input of PI control loops under stability and oscillation instability





Fig.B4 Time domain simulative results of δ_{pll} under oscillation instability pattern



图 B5 稳定及单调失稳下各 PI 控制环节的输入量时域仿真结果

Fig.B5 Time domain simulative results of input of PI control loops under stability and monotonous instability



Fig.B6 Time domain simulative results of δ_{pll} under monotonous instability pattern





Fig.B7 Time domain simulation of δ_{pll} of DAE model and full-order model under two instability patterns





Fig.B8 Relationship between DAE system trajectory and stability boundary

附录 C

| 参数 | 参数值 |
|--------------|---|
| 变换器滤波电感 | $R_{\rm f} = 0, X_{\rm f} = 0.1 \text{ p.u.}$ |
| 线路阻抗 | $R_1 = 0.08 \text{ p.u.}, X_1 = 0.8 \text{ p.u.}$ |
| 直流电压环节 PI 参数 | $K_{\rm Pl}=0.75, K_{\rm Il}=40$ |
| 交流电压环节 PI 参数 | $K_{P3}=0.5, K_{I3}=50$ |
| 电流环 PI 参数 | $K_{P2}, K_{P4}=1.2, K_{I2}, K_{I4}=320$ |
| 锁相环 PI 参数 | $K_{P5}=60, K_{I5}=1\ 400$ |
| 直流电压参考值 | $U_{ m dc}^{ m ref}$ =4 p.u. |
| 直流电容 | C _{dc} =0.05 p.u. |
| 交流电压参考值 | U_{t}^{ref} =1 p.u. |
| 电网电压 | $U_{\rm g}$ =1 p.u. |
| 系统标称频率 | $\omega_0=314 \text{ rad/s}$ |

表 C1 算例 3 中 VSC-IB 系统参数

Table C1 Parameters of VSC-IB system in Case 3













图 C3 各 PI 控制环节的输入量时域仿真结果

Fig. C3 Time domain simulative results of input of PI control loops